Intel Foundry presenta avances tecnológicos en IEDM 2024

Novedades: En la reunión internacional de dispositivos electrónicos de IEEE (IEDM por sus siglas en inglés) 2024, Intel Foundry dio a conocer nuevos avances para ayudar a impulsar la industria de semiconductores hacia la próxima década y más allá. Intel Foundry presentó nuevos avances en materiales que ayudan a mejorar las interconexiones dentro de un chip, lo que se traduce en una reducción de la capacidad electrica de hasta el 25% ¹ mediante el uso de rutenio sustractivo. Intel Foundry también fue el primero en informar una mejora de rendimiento de 100x² gracias a una solución de integración heterogénea para empaquetado avanzado con el fin de permitir un ensamblaje ultrarrápido de chip a chip. Y para impulsar aún más el escalado de puerta completa (GAA por sus siglas en inglés), Intel Foundry demostró su trabajo con silicio CMOS RibbonFET y con módulo de óxido de compuerta para FET 2D escalados para mejorar el rendimiento de los dispositivos.

«Intel Foundry continúa ayudando a definir y dar forma a la hoja de ruta para la industria de semiconductores. Nuestros últimos avances subrayan el compromiso de la compañía de ofrecer tecnología de vanguardia desarrollada en los Estados Unidos, posicionándonos bien para ayudar a equilibrar la cadena de suministro global y restaurar el liderazgo nacional de fabricación y tecnología con el apoyo de la Ley de CHIPS de los Estados Unidos».

Por qué es importante: A medida que la industria se dirige a poner 1 billón de transistores en un solo chip para 2030, los avances en el escalado de transistores e interconexión – multiplicados por las futuras capacidades avanzadas de empaque – son fundamentales para satisfacer el apetito interminable de aplicaciones informáticas más eficientes energéticamente, de alto rendimiento y rentables como la IA.

La industria también necesitará soporte adicional en forma de nuevos materiales para aumentar el suministro de energía trasera PowerVia de Intel Foundry para aliviar la saturación de las interconexiones y continuar con el escalado, que es vital para la continuación de la Ley de Moore e impulsar el semiconductor hacia nuevas eras para la IA.

Cómo lo estamos haciendo: Intel Foundry ha identificado varias rutas que resuelven las limitaciones anticipadas de los transistores de cobre en el escalado de interconexión para futuros nodos, mejoran las técnicas de ensamblaje existentes y continúan definiendo y dando forma a la hoja de ruta de transistores para un escalamiento integral y más:

• Rutenio sustractivo (Ru): Para ayudar a mejorar el desempeño y las interconexiones dentro de los chips, Intel Foundry presentó rutenio sustractivo, un nuevo material de metalización alternativo clave que utiliza resistividad de película delgada junto con espacios de aire para ofrecer un avance significativo en el escalado de interconexión. El equipo fue el primero³ en demostrar, en vehículos de prueba de investigación y desarrollo, un proceso integrado Ru sustractivo práctico, rentable y compatible con la fabricación de alto volumen con espacios de aire que no requiere costosas zonas de exclusión de espacios de aire litográficos alrededor de las vías, o autoalineados a través de flujos que requieren grabados selectivos. La implementación de espacios de aire con Ru sustractivo proporcionó hasta un 25% de reducción de capacidad eléctrica línea a línea en pasos menores o iguales a 25 nanómetros (nm), lo que ilustra las ventajas del Ru sustractivo como esquema de metalización para sustituir el damasquinado de cobre en capas de paso estrecho. Esta solución se pudo ver en los futuros nodos de Intel Foundry.
• Transferencia selectiva de capas (SLT por sus siglas en inglés): Para permitir un rendimiento hasta 100 veces mayor para el ensamblaje ultrarrápido de chip a chip en empaques avanzados, Intel Foundry es el primero en demostrar la transferencia selectiva de capa (SLT), una solución de integración heterogénea que permite chiplets ultradelgados con mucha mejor flexibilidad para permitir tamaños de troquel más pequeños y relaciones de aspecto más altas en comparación con la unión tradicional de chip-to-wafer. Esto permite una mayor densidad funcional y conduce a una solución más flexible y rentable para la unión híbrida o por fusión de chiplets específicos de un wafer a otro. Esta solución ofrece una arquitectura más eficiente y flexible para aplicaciones de IA.
• Silicon RibbonFET CMOS:Para llevar al límite el escalado del silicio RibbonFET en todos los sentidos, Intel Foundry presentó transistores CMOS (semiconductor de óxido metálico complementario, por sus siglas en inglés) RibbonFET de silicio a una longitud de puerta de 6 nm con efectos de canal corto líderes en la industria y desempeño a una longitud de puerta y un grosor de canal a escala agresiva. Este avance está definiendo el camino para la escala continua de la longitud de la puerta, una de las piedras angulares fundamentales claves de la Ley de Moore.
• Óxido de puerta para FETs 2D GAA escalados: Para acelerar aún más la innovación más allá de CFET, Intel Foundry mostró su trabajo en la fabricación de transistores GAA 2D NMOS y PMOS con una longitud de puerta reducida a 30 nm con un enfoque específico en el desarrollo de módulos de óxido de puerta (GOx). La investigación informa sobre la investigación de la industria de semiconductores de dicalcogenuro (TMD) de metales de transición bidimensionales (2D), que pueden ser un futuro reemplazo del silicio en procesos de transistores avanzados.

Además, Intel Foundry continuó avanzando en la investigación con la primera tecnología de nitruro de galio (GaN) de 300 milímetros (mm) de la industria, una tecnología emergente para la electrónica de potencia y radiofrecuencia (RF) que puede ofrecer un mayor desempeño y soportar voltajes y temperaturas más altos que el silicio. Se trata de los primeros MOSHEMT (transistores de alta movilidad de electrones de GaN en modo de mejora a escala de alto desempeño de la industria), fabricados sobre un sustrato de 300 mm GaN-on-TRSOI (silicio sobre aislante «trap-rich»). Los sustratos de ingeniería avanzada como GaN-on-TRSOI pueden lograr un mejor rendimiento en aplicaciones como RF y electrónica de potencia al reducir la pérdida de señal y lograr una mejor linealidad de señal, lo que permite esquemas de integración avanzados que se pueden realizar a través del procesamiento de sustrato posterior.

Más de IEDM 2024: En la conferencia, Intel Foundry también expuso su visión para el futuro del empaquetado avanzado y el escalado de transistores para satisfacer las demandas de todas las aplicaciones, incluida la IA. Se identificaron tres ejes clave para la innovación para ayudar a impulsar la próxima década hacia una IA más eficiente en el consumo de energía.

• Integración avanzada de memoria para eliminar cuellos de botella de capacidad, ancho de banda y latencia.
• Unión híbrida para la optimización del ancho de banda de interconexión.
• Ampliación del sistema modular con las correspondientes soluciones de conectividad.

Intel Foundry también compartió un llamado a la acción para desarrollar innovaciones críticas y revolucionarias para el escalamiento continuo de transistores para la era del billón de transistores. Intel Foundry describió cómo el desarrollo de un transistor capaz de funcionar en voltaje ultrabajo (menos de 300 milivoltios) ayudará a abordar los crecientes cuellos de botella térmicos y dará como resultado mejoras drásticas en el consumo de energía y la disipación térmica.

Para obtener más información sobre los documentos técnicos de Intel Foundry presentados en el IEDM de este año, visite el sitio web del IEDM.

_Detalle:

_{¹ Artículo técnico: Interconexiones sustractivas de rutenio con Airgap (Autores: Ananya Dutta; Askhit Peer; Christopher Jezewski)}

_{² Artículo técnico: Selective Layer Transfer: Industry-First Heterogeneous Integration Technology Enabling Ultra-Fast Assembly & Sub-1um Chiplet Thickness for Next-Generation AI & Compute Applications (Autores: Adel Elsherbini; Tushar Talukdar; Thomas Sounart)}

_{³ Artículo técnico: Interconexiones sustractivas de rutenio con Airgap (Autores: Ananya Dutta; Askhit Peer; Christopher Jezewski)}

_{Todos los planes y hojas de ruta de productos y servicios están sujetos a cambios sin previo aviso. Toda previsión de bienes y servicios necesaria para las operaciones de Intel se proporciona únicamente para fines de debate. Intel no tendrá la responsabilidad de realizar ninguna compra en relación con las previsiones publicadas en este documento. Intel suele utilizar nombres codificados para identificar productos, tecnologías o servicios que están en desarrollo y que pueden cambiar con el tiempo. Con este documento no se concede ninguna licencia (explícita o implícita, por impedimento legal u otro medio) para derechos de propiedad intelectual. El rendimiento del producto y la tecnología varía según el uso, la configuración y otros factores. Obtenga más información en www.Intel.com/PerformanceIndex and www.Intel.com/ProcessInnovation.}

_{La referencia a los resultados de la investigación, incluidas las comparaciones con tecnologías, productos, procesos o rendimiento del paquete, son estimaciones y no implican disponibilidad. Las fechas de lanzamiento y/o las capacidades a las que se hace referencia pueden variar según el uso, la configuración y otros factores. Los productos y servicios descritos pueden contener defectos o errores que pueden causar una desviación de las especificaciones publicadas. Las erratas actuales están disponibles a solicitud. Intel rechaza cualquier garantía explícita o implícita incluyendo, entre otras, las garantías implícitas de comercialización, adecuación para un propósito en particular, y las garantías de no infracción, así como también cualquier garantía relacionada con el curso de ejecución, curso de las negociaciones, o usos y costumbres en operaciones comerciales.}

_{Las declaraciones en este documento que se refieren a planes futuros o expectativas son declaraciones prospectivas. Se basan en expectativas actuales e implican muchos riesgos e incertidumbres que podrían causar que los resultados reales difieran materialmente de los expresados o implícitos en dichas declaraciones. Para obtener más información sobre los factores que podrían causar que los resultados reales difieran considerablemente, consulte nuestros informes de ingresos y presentaciones ante la Comisión de Bolsa y Valores de EE. UU. (SEC, por sus siglas en inglés) en www.intc.com.}